數位邏輯閘扇出、介面與雜訊免疫力分析

📝 歷屆考古題

• 114年 統測 第18題
  有關邏輯準位的特性，一個 CMOS 反相器的雜訊邊限 ( Noise Margin ) 電壓之間的關係為 $V_{IH} > V_{IL}$、$V_{OH} > V_{OL}$，輸入與輸出信號如圖 (…
  查看 AI 詳解 →
• 113年 統測 第18題
  有關TTL IC的扇出數(Fan Out)定義，下列敘述何者正確？
  查看 AI 詳解 →
• 112年 統測 第18題
  下列何種技術常用來實現超大型積體電路 ( VLSI ) ，以達成較低功率消耗與較高之晶片的電晶體密度？
  查看 AI 詳解 →
• 110年 統測 第18題
  某數位IC系列之$V_{OH}=3.6V$，$V_{OL}=0.3V$，$V_{IH}=2.0V$，$V_{IL}=0.9V$，則關於雜訊免疫力$V_{NL}$及$V_{NH}$的數值，下列何者正確？
  查看 AI 詳解 →
• 110年 統測 第23題
  一個3.3V電源之CMOS微控制器(MCU)的輸出腳，其內部具有提升電阻，欲推動一個標準5.0V電源的TTL IC，下列哪個電路的連接最適當？
  查看 AI 詳解 →
• 109年 統測 第15題
  數位介面電路設計常用的 $I^2C$ (Inter-Integrated Circuit)匯流排中，其資料及時脈兩條引線都採用 CMOS 開汲極 (Open Drain) 或 TTL 開集極 (Ope…
  查看 AI 詳解 →
• 108年 統測 第14題
  下列對於數位 TTL 與 CMOS IC 的敘述，何者正確？
  查看 AI 詳解 →
• 108年 統測 第16題
  如圖(八)之電路中 5V 電壓之 TTL NOR 閘欲推動 12V 電壓 CMOS NAND 閘，在電路中電阻 R 已適當選用下，此時兩邏輯閘之間的緩衝器 X 最合適採用哪一種類型？
  查看 AI 詳解 →
• 108年 統測 第20題
  某邏輯實驗需將兩個 TTL IC 的輸出腳連接在一起成為一個輸出端，下列做法何者正確？
  查看 AI 詳解 →
• 108年 統測 第21題
  邏輯實驗連接多顆 IC 時，需注意到 IC 輸出端的驅動能力。而 IC 輸出端能驅動下一級同型邏輯閘的最多輸入端數稱為下列何者？
  查看 AI 詳解 →
• 108年 統測 第23題
  關於數位 CMOS IC 未使用到的輸入腳，下列處置方式何者最佳？
  查看 AI 詳解 →
• 107年 統測 第16題
  數位邏輯實驗時，若以一般紅色LED顯示TTL IC 74LS04輸出邏輯狀態，則此IC輸出端$out$與 LED 電路的接法，下列圖示何者最佳？
  查看 AI 詳解 →
• 105年 統測 第14題
  下列何者屬於數位積體電路？
  查看 AI 詳解 →
• 105年 統測 第16題
  下列有關 CMOS 數位電路的敘述，何者錯誤？
  查看 AI 詳解 →